用异或门和与非门设计一位全减器
全减器是两个二进制的数进行减法运算时使用的一种运算单元。仅适用异或门和与非门设计全减器方法如下：输入：A为被减数，B为减数，Cin为低位向本位的借位。输出：S为本位的差，CO为本位向高位的借位。原理：最简单的全减器是采用本位结果和借位来显示，二进制中是借一当二，所以可以使用两个输出变量的高低电平变化来实现减法运算。扩展内容：全加器是能够计算低位进位的二进制加法电路。与半加器相比,全加器不只考虑本位计算结果是否有进位,也考虑上一位对本位的进位,可以把多个一位全加器级联后做成多位全加器。如果要实现多位加法可以进行级联，就是串起来使用；比如32位+32位，就需要32个全加器；这种级联就是串行结构速度慢，如果要并行快速相加可以用超前进位加法。仅适用异或门和与非门设计全加器方法如下：输入：A为被加数，B为加数，Cin为相邻低位来的进位数。输出：Sum为输出本位和。进位输出：Cout为相邻高位进位数。
怎样设计一个全减器电路？
A.被减数，B.减数，CI.低位向本位的借位，S.本位的差，CO本位向高位的借位，有借位为1 ，S=A-B-CI+CO;CO=1(A-B-CI<0)A B CI S CO0 0 0 0 0 0 0 1 1 1 0 1 0 1 1 0 1 1 0 1 1 0 1 0 0101001100011111 卡诺图化简得S=A'BCI+A'BCI'+ABCI+AB'CI'=(A'B+AB')CI'+(A'B'+AB)CI=A异或B异或CICO=A'B+A'CI+BCI图中C为CI，P1为S,P2为CO向左转|向右转
用异或门和与非门设计一位全加器电路
具体如下图：其中，一位全加器(FA)的逻辑表达式为：S=A⊕B⊕CinCo=(A⊕B)Cin+AB其中A、B为要相加的数，Cin为进位输入；S为和，Co是进位输出。如果要实现多位加法可以进行级联，就是串起来使用；比如32位+32位，就需要32个全加器；这种级联就是串行结构速度慢，如果要并行快速相加可以用超前进位加法。扩展资料：全加器是组合逻辑电路中最常见也最实用的一种，考虑低位进位的加法运算就是全加运算，实现全加运算的电路称为全加器。而其功能设计可以根据组合逻辑电路的设计方法来完成。通过逻辑门、74LS138译码器、74LS153D数据选择器来实现一位全加器的电路设计，并且实现扩展的两位全加器电路。并且Multisim是一个专门用于电路设计与仿真的工具软件。它以界面形象直观、操作方便、分析功能强大、易学易用等突出优点，迅速被推广应用。参考资料：百度百科――一位全加器
