模型驱动开发（MDD）的调试工具和编译工具都研究到什么程度了，国内外研究现状是什么？
1.如果你是为了使用GAL芯片，那你可以不用ABEL语言。可以用 protel99中的CPUL语言。在protel99环境下的PLD开发界面可以实现程序的开发和编译。 2.如果你是为了学习ABEL语言，那最简单的开发软件就是DOS环境下的ABEL5软件。在网上很多地方提供下载。还可以使用ISPLEVER软件，不过下载有些麻烦。 希望能够帮到你，祝你成功！
工程测量要用到哪些软件，各种测量仪器用到的软件有哪些？
EDA常用软件 EDA工具层出不穷，目前进入我国并具有广泛影响的EDA软件有：multiSIM7（原EWB的最新版本）、PSPICE、OrCAD、PCAD、Protel、Viewlogic、Mentor、Graphics、Synopsys、LSIIogic、Cadence、MicroSim等等。这些工具都有较强的功能，一般可用于几个方面，例如很多软件都可以进行电路设计与仿真，同进还可以进行PCB自动布局布线，可输出多种网表文件与第三方软件接口。 (下面是关于EDA的软件介绍,有兴趣的话,旧看看吧^^^) 下面按主要功能或主要应用场合，分为电路设计与仿真工具、PCB设计软件、IC设计软件、PLD设计工具及其它EDA软件，进行简单介绍。 2.1 电子电路设计与仿真工具 我们大家可能都用过试验板或者其他的东西制作过一些电子制做来进行实践。但是有的时候，我们会发现做出来的东西有很多的问题，事先并没有想到，这样一来就浪费了我们的很多时间和物资。而且增加了产品的开发周期和延续了产品的上市时间从而使产品失去市场竞争优势。有没有能够不动用电烙铁试验板就能知道结果的方法呢？结论是有，这就是电路设计与仿真技术。 说到电子电路设计与仿真工具这项技术，就不能不提到美国，不能不提到他们的飞机设计为什么有很高的效率。以前我国定型一个中型飞机的设计，从草案到详细设计到风洞试验再到最后出图到实际投产，整个周期大概要10年。而美国是1年。为什么会有这样大的差距呢？因为美国在设计时大部分采用的是虚拟仿真技术，把多年积累的各项风洞实验参数都输入电脑，然后通过电脑编程编写出一个虚拟环境的软件，并且使它能够自动套用相关公式和调用长期积累后输入电脑的相关经验参数。这样一来，只要把飞机的外形计数据放入这个虚拟的风洞软件中进行试验，哪里不合理有问题就改动那里，直至最佳效果，效率自然高了，最后只要再在实际环境中测试几次找找不足就可以定型了，从他们的波音747到F16都是采用的这种方法。空气动力学方面的数据由资深专家提供，软件开发商是IBM，飞行器设计工程师只需利用仿真软件在计算机平台上进行各种仿真调试工作即可。同样，他们其他的很多东西都是采用了这样类似的方法，从大到小，从复杂到简单，甚至包括设计家具和作曲，只是具体软件内容不同。其实，他们发明第一代计算机时就是这个目的（当初是为了高效率设计大炮和相关炮弹以及其他计算量大的设计）。 电子电路设计与仿真工具包括SPICE/PSPICE；multiSIM7；Matlab；SystemView；MMICAD LiveWire、Edison、Tina Pro Bright Spark等。下面简单介绍前三个软件。 ①SPICE（Simulation Program with Integrated Circuit Emphasis）：是由美国加州大学推出的电路分析仿真软件，是20世纪80年代世界上应用最广的电路设计软件，1998年被定为美国国家标准。1984年，美国MicroSim公司推出了基于SPICE的微机版PSPICE（Personal-SPICE）。现在用得较多的是PSPICE6.2，可以说在同类产品中，它是功能最为强大的模拟和数字电路混合仿真EDA软件，在国内普遍使用。最新推出了PSPICE9.1版本。它可以进行各种各样的电路仿真、激励建立、温度与噪声分析、模拟控制、波形输出、数据输出、并在同一窗口内同时显示模拟与数字的仿真结果。无论对哪种器件哪些电路进行仿真，都可以得到精确的仿真结果，并可以自行建立元器件及元器件库。 ②multiSIM（EWB的最新版本）软件：是Interactive Image Technologies Ltd在20世纪末推出的电路仿真软件。其最新版本为multiSIM7，目前普遍使用的是multiSIM2001，相对于其它EDA软件，它具有更加形象直观的人机交互界面，特别是其仪器仪表库中的各仪器仪表与操作真实实验中的实际仪器仪表完全没有两样，但它对模数电路的混合仿真功能却毫不逊色，几乎能够100%地仿真出真实电路的结果，并且它在仪器仪表库中还提供了万用表、信号发生器、瓦特表、双踪示波器（对于multiSIM7还具有四踪示波器）、波特仪（相当实际中的扫频仪）、字信号发生器、逻辑分析仪、逻辑转换仪、失真度分析仪、频谱分析仪、网络分析仪和电压表及电流表等仪器仪表。还提供了我们日常常见的各种建模精确的元器件，比如电阻、电容、电感、三极管、二极管、继电器、可控硅、数码管等等。模拟集成电路方面有各种运算放大器、其他常用集成电路。数字电路方面有74系列集成电路、4000系列集成电路、等等还支持自制元器件。MultiSIM7还具有I-V分析仪（相当于真实环境中的晶体管特性图示仪）和Agilent信号发生器、Agilent万用表、Agilent示波器和动态逻辑平笔等。同时它还能进行VHDL仿真和Verilog HDL仿真。 ③MATLAB产品族：它们的一大特性是有众多的面向具体应用的工具箱和仿真块，包含了完整的函数集用来对图像信号处理、控制系统设计、神经网络等特殊应用进行分析和设计。它具有数据采集、报告生成和MATLAB语言编程产生独立C/C++代码等功能。MATLAB产品族具有下列功能：数据分析；数值和符号计算、工程与科学绘图；控制系统设计；数字图像信号处理；财务工程；建模、仿真、原型开发；应用开发；图形用户界面设计等。MATLAB产品族被广泛应用于信号与图像处理、控制系统设计、通讯系统仿真等诸多领域。开放式的结构使MATLAB产品族很容易针对特定的需求进行扩充，从而在不断深化对问题的认识同时，提高自身的竞争力。 2.2 PCB设计软件 PCB（Printed-Circuit Board）设计软件种类很多，如Protel、OrCAD、Viewlogic、PowerPCB、Cadence PSD、MentorGraphices的Expedition PCB、Zuken CadStart、Winboard/Windraft/Ivex-SPICE、PCB Studio、TANGO、PCBWizard（与LiveWire配套的PCB制作软件包）、ultiBOARD7（与multiSIM2001配套的PCB制作软件包）等等。 目前在我国用得最多当属Protel，下面仅对此软件作一介绍。 Protel是PROTEL（现为Altium）公司在20世纪80年代末推出的CAD工具，是PCB设计者的首选软件。它较早在国内使用，普及率最高，在很多的大、中专院校的电路专业还专门开设Protel课程，几乎所在的电路公司都要用到它。早期的Protel主要作为印刷板自动布线工具使用，其最新版本为Protel DXP，现在普遍使用的是Protel99SE，它是个完整的全方位电路设计系统，包含了电原理图绘制、模拟电路与数字电路混合信号仿真、多层印刷电路板设计（包含印刷电路板自动布局布线），可编程逻辑器件设计、图表生成、电路表格生成、支持宏操作等功能，并具有Client/Server（客户/服务体系结构）， 同时还兼容一些其它设计软件的文件格式，如ORCAD、PSPICE、EXCEL等。使用多层印制线路板的自动布线，可实现高密度PCB的100%布通率。Protel软件功能强大（同时具有电路仿真功能和PLD开发功能）、界面友好、使用方便，但它最具代表性的是电路设计和PCB设计。 2.3 IC设计软件 IC设计工具很多，其中按市场所占份额排行为Cadence、Mentor Graphics和Synopsys。这三家都是ASIC设计领域相当有名的软件供应商。其它公司的软件相对来说使用者较少。中国华大公司也提供ASIC设计软件（熊猫2000）；另外近来出名的Avanti公司，是原来在Cadence的几个华人工程师创立的，他们的设计工具可以全面和Cadence公司的工具相抗衡，非常适用于深亚微米的IC设计。下面按用途对IC设计软件作一些介绍。 ①设计输入工具 这是任何一种EDA软件必须具备的基本功能。像Cadence的composer，viewlogic的viewdraw，硬件描述语言VHDL、Verilog HDL是主要设计语言，许多设计输入工具都支持HDL（比如说multiSIM等）。另外像Active-HDL和其它的设计输入方法，包括原理和状态机输入方法，设计FPGA/CPLD的工具大都可作为IC设计的输入手段，如Xilinx、Altera等公司提供的开发工具Modelsim FPGA等。 ②设计仿真工作 我们使用EDA工具的一个最大好处是可以验证设计是否正确，几乎每个公司的EDA产品都有仿真工具。Verilog-XL、NC-verilog用于Verilog仿真，Leapfrog用于VHDL仿真，Analog Artist用于模拟电路仿真。Viewlogic的仿真器有：viewsim门级电路仿真器，speedwaveVHDL仿真器，VCS-verilog仿真器。Mentor Graphics有其子公司Model Tech出品的VHDL和Verilog双仿真器：Model Sim。Cadence、Synopsys用的是VSS（VHDL仿真器）。现在的趋势是各大EDA公司都逐渐用HDL仿真器作为电路验证的工具。 ③综合工具 综合工具可以把HDL变成门级网表。这方面Synopsys工具占有较大的优势，它的Design Compile是作为一个综合的工业标准，它还有另外一个产品叫Behavior Compiler，可以提供更高级的综合。 另外最近美国又出了一个软件叫Ambit，据说比Synopsys的软件更有效，可以综合50万门的电路，速度更快。今年初Ambit被Cadence公司收购，为此Cadence放弃了它原来的综合软件Synergy。随着FPGA设计的规模越来越大，各EDA公司又开发了用于FPGA设计的综合软件，比较有名的有：Synopsys的FPGA Express， Cadence的Synplity， Mentor的Leonardo，这三家的FPGA综合软件占了市场的绝大部分。 ④布局和布线 在IC设计的布局布线工具中，Cadence软件是比较强的，它有很多产品，用于标准单元、门阵列已可实现交互布线。最有名的是Cadence spectra，它原来是用于PCB布线的，后来Cadence把它用来作IC的布线。其主要工具有：Cell3，Silicon Ensemble-标准单元布线器；Gate Ensemble-门阵列布线器；Design Planner-布局工具。其它各EDA软件开发公司也提供各自的布局布线工具。 ⑤物理验证工具 物理验证工具包括版图设计工具、版图验证工具、版图提取工具等等。这方面Cadence也是很强的，其Dracula、Virtuso、Vampire等物理工具有很多的使用者。 ⑥模拟电路仿真器 前面讲的仿真器主要是针对数字电路的，对于模拟电路的仿真工具，普遍使用SPICE，这是唯一的选择。只不过是选择不同公司的SPICE，像MiceoSim的PSPICE、Meta Soft的HSPICE等等。HSPICE现在被Avanti公司收购了。在众多的SPICE中，HSPICE作为IC设计，其模型多，仿真的精度也高。 2.4 PLD设计工具 PLD（Programmable Logic Device）是一种由用户根据需要而自行构造逻辑功能的数字集成电路。目前主要有两大类型：CPLD（Complex PLD）和FPGA(Field Programmable Gate Array)。它们的基本设计方法是借助于EDA软件，用原理图、状态机、布尔表达式、硬件描述语言等方法，生成相应的目标文件，最后用编程器或下载电缆，由目标器件实现。生产PLD的厂家很多，但最有代表性的PLD厂家为Altera、Xilinx和Lattice公司。 PLD的开发工具一般由器件生产厂家提供，但随着器件规模的不断增加，软件的复杂性也随之提高，目前由专门的软件公司与器件生产厂家使用，推出功能强大的设计软件。下面介绍主要器件生产厂家和开发工具。 ①ALTERA：20世纪90年代以后发展很快。主要产品有：MAX3000/7000、FELX6K/10K、APEX20K、ACEX1K、Stratix等。其开发工具-MAX+PLUS II是较成功的PLD开发平台，最新又推出了Quartus II开发软件。Altera公司提供较多形式的设计输入手段，绑定第三方VHDL综合工具，如：综合软件FPGA Express、Leonard Spectrum，仿真软件ModelSim。 ②ILINX：FPGA的发明者。产品种类较全，主要有：XC9500/4000、Coolrunner(XPLA3)、Spartan、Vertex等系列，其最大的Vertex-II Pro器件已达到800万门。开发软件为Foundation和ISE。通常来说，在欧洲用Xilinx的人多，在日本和亚太地区用ALTERA的人多，在美国则是平分秋色。全球PLD/FPGA产品60%以上是由Altera和Xilinx提供的。可以讲Altera和Xilinx共同决定了PLD技术的发展方向。 ③Lattice-Vantis：Lattice是ISP（In-System Programmability）技术的发明者。ISP技术极大地促进了PLD产品的发展，与ALTERA和XILINX相比，其开发工具比Altera和Xilinx略逊一筹。中小规模PLD比较有特色，大规模PLD的竞争力还不够强（Lattice没有基于查找表技术的大规模FPGA），1999年推出可编程模拟器件，1999年收购Vantis（原AMD子公司），成为第三大可编程逻辑器件供应商。2001年12月收购Agere公司（原Lucent微电子部）的FPGA部门。主要产品有ispLSI2000/5000/8000，MACH4/5。 ④ACTEL：反熔丝（一次性烧写）PLD的领导者。由于反熔丝PLD抗辐射、耐高低温、功耗低、速度快，所以在军品和宇航级上有较大优势。ALTERA和XILINX则一般不涉足军品和宇航级市场。 ⑤Quicklogic：专业PLD/FPGA公司，以一次性反熔丝工艺为主，在中国地区销售量不大。 ⑥Lucent：主要特点是有不少用于通讯领域的专用IP核，但PLD/FPGA不是Lucent的主要业务，在中国地区使用的人很少。 ⑦ATMEL：中小规模PLD做得不错。ATMEL也做了一些与Altera和Xilinx兼容的片子，但在品质上与原厂家还是有一些差距，在高可靠性产品中使用较少，多用在低端产品上。 ⑧Clear Logic：生产与一些著名PLD/FPGA大公司兼容的芯片，这种芯片可将用户的设计一次性固化，不可编程，批量生产时的成本较低。 ⑨WSI：生产PSD（单片机可编程外围芯片）产品。这是一种特殊的PLD，如最新的PSD8xx、PSD9xx集成了PLD、EPROM、Flash，并支持ISP（在线编程），集成度高，主要用于配合单片机工作。 顺便提一下：PLD（可编程逻辑器件）是一种可以完全替代74系列及GAL、PLA的新型电路，只要有数字电路基础，会使用计算机，就可以进行PLD的开发。PLD的在线编程能力和强大的开发软件，使工程师可以几天，甚至几分钟内就可完成以往几周才能完成的工作，并可将数百万门的复杂设计集成在一颗芯片内。PLD技术在发达国家已成为电子工程师必备的技术。 2.5 其它EDA软件 ①VHDL语言：超高速集成电路硬件描述语言（VHSIC Hardware Deseription Languagt，简称VHDL），是IEEE的一项标准设计语言。它源于美国国防部提出的超高速集成电路（Very High Speed Integrated Circuit，简称VHSIC）计划，是ASIC设计和PLD设计的一种主要输入工具。 ②Veriolg HDL：是Verilog公司推出的硬件描述语言，在ASIC设计方面与VHDL语言平分秋色。 ③其它EDA软件如专门用于微波电路设计和电力载波工具、PCB制作和工艺流程控制等领域的工具，在此就不作介绍了。 3 EDA的应用 EDA在教学、科研、产品设计与制造等各方面都发挥着巨大的作用。在教学方面，几乎所有理工科（特别是电子信息）类的高校都开设了EDA课程。主要是让学生了解EDA的基本概念和基本原理、掌握用HDL语言编写规范、掌握逻辑综合的理论和算法、使用EDA工具进行电子电路课程的实验验证并从事简单系统的设计。一般学习电路仿真工具（如multiSIM、PSPICE）和PLD开发工具（如Altera/Xilinx的器件结构及开发系统），为今后工作打下基础。 科研方面主要利用电路仿真工具（multiSIM或PSPICE）进行电路设计与仿真；利用虚拟仪器进行产品测试；将CPLD/FPGA器件实际应用到仪器设备中；从事PCB设计和ASIC设计等。 在产品设计与制造方面，包括计算机仿真，产品开发中的EDA工具应用、系统级模拟及测试环境的仿真，生产流水线的EDA技术应用、产品测试等各个环节。如PCB的制作、电子设备的研制与生产、电路板的焊接、ASIC的制作过程等。 从应用领域来看，EDA技术已经渗透到各行各业，如上文所说，包括在机械、电子、通信、航空航航天、化工、矿产、生物、医学、军事等各个领域，都有EDA应用。另外，EDA软件的功能日益强大，原来功能比较单一的软件，现在增加了很多新用途。如AutoCAD软件可用于机械及建筑设计，也扩展到建筑装璜及各类效果图、汽车和飞机的模型、电影特技等领域。 4 EDA技术的发展趋势 从目前的EDA技术来看，其发展趋势是政府重视、使用普及、应用广泛、工具多样、软件功能强大。 中国EDA市场已渐趋成熟，不过大部分设计工程师面向的是PCB制板和小型ASIC领域，仅有小部分（约11%）的设计人员开发复杂的片上系统器件。为了与台湾和美国的设计工程师形成更有力的竞争，中国的设计队伍有必要引进和学习一些最新的EDA技术。 在信息通信领域，要优先发展高速宽带信息网、深亚微米集成电路、新型元器件、计算机及软件技术、第三代移动通信技术、信息管理、信息安全技术，积极开拓以数字技术、网络技术为基础的新一代信息产品，发展新兴产业，培育新的经济增长点。要大力推进制造业信息化，积极开展计算机辅助设计（CAD）、计算机辅助工程（CAE）、计算机辅助工艺（CAPP）、计算机机辅助制造（CAM）、产品数据管理（PDM）、制造资源计划（MRPII）及企业资源管理（ERP）等。有条件的企业可开展“网络制造”，便于合作设计、合作制造，参与国内和国际竞争。开展“数控化”工程和“数字化”工程。自动化仪表的技术发展趋势的测试技术、控制技术与计算机技术、通信技术进一步融合，形成测量、控制、通信与计算机（M3C）结构。在ASIC和PLD设计方面，向超高速、高密度、低功耗、低电压方面发展。 外设技术与EDA工程相结合的市场前景看好，如组合超大屏幕的相关连接，多屏幕技术也有所发展。 中国自1995年以来加速开发半导体产业，先后建立了几所设计中心，推动系列设计活动以应对亚太地区其它EDA市场的竞争。 在EDA软件开发方面，目前主要集中在美国。但各国也正在努力开发相应的工具。日本、韩国都有ASIC设计工具，但不对外开放。中国华大集成电路设计中心，也提供IC设计软件，但性能不是很强。相信在不久的将来会有更多更好的设计工具在各地开花并结果。据最新统计显示，中国和印度正在成为电子设计自动化领域发展最快的两个市场，年夏合增长率分别达到了50%和30%。 EDA技术发展迅猛，完全可以用日新月异来描述。EDA技术的应用广泛，现在已涉及到各行各业。EDA水平不断提高，设计工具趋于完美的地步。EDA市场日趋成熟，但我国的研发水平仍很有限，尚需迎头赶上。
关于 赛灵思 软件仿真VHDL语言的一个问题
这里是说你的reset信号是异步复位的，不是同步，有没有影响，就看你自己需要了，看看仿真结果正确与否就知道了。
用于项目开发的可编程芯片。
第1章 概 述 21世纪人类将全面进入信息化社会，对微电子信息技术和微电子VLSI基础技术将不断提出更高的发展要求，微电子技术仍将继续是21世纪若干年代中最为重要的和最有活力的高科技领域之一。而集成电路(IC)技术在微电子领域占有重要的地位。伴随着IC技术的发展，电子设计自动化(Electronic Design Automation EDA)己经逐渐成为重要设计手段，其广泛应用于模拟与数字电路系统等许多领域。 VHDL是广泛使用的设计输人硬件语言，可用于数字电路与系统的描述、模拟和自动设计.CPLD/FPGA（复杂可编程逻辑器件/现场可编程门阵列）为数字系统的设计带灵活性，兼有串!并行工作方式和高集成度!高速!高可靠性等明显的特点，CPLD/FPGA的时钟延迟可达纳秒级，结合其并行工作方式，在超高速领域和实时测控方面有非常广泛的应用。 本次设计的目的是使用可编程逻辑器件设计一个专用的A/D转换器的控制器，取代常用的微控制器，用于数据采集。本文讲述对A/D进行数据采样控制。设计要求用一片CPLD/FPGA，模数转换控制器ADC和LED显示器构成一个数据采集系统，用CPLD/FPGA实现数据采集中对A/D 转换，数据运算，及有关数据的显示控制。课题除了学习相应的硬件知识外，还要学习如何使用VHDL语言设计可编程逻辑器件。 未来的EDA技术向广度和深度两个方向发展. (1)在广度上，EDA技术会日益普及.在过去，由于EDA软件价格昂贵，对硬件环境要求高，其运行环境是工作站和UNIX操作系统.最近几年，EDA软件平台化进展迅速，这些PC平台上的EDA软件具有整套的逻辑设计、仿真和综合工具.随着PC机性能的提高，PC平台上的软件功能将会更加完善. (2)在深度上，EDA技术发展的下一步是ESDA伍electronic System Design Automation电子系统设计自动化)和CE (Concurrent Engineering并行设计工程).目前的各种EDA工具，如系统仿真，PCB布线、逻辑综合、DSP设计工具是彼此独立的.随着技术的发展，要求所有的系统工具在统一的数据库及管理框架下工作，由此提出了ESDA和CE概念。 第2章 EDA的发展历程及其应用 2.1电子设计自动化(EDA)发展概述 2.1.1什么是电子设计自动化(EDA ) 在电子设计技术领域，可编程逻辑器件(如PLD, GAL)的应用，已有了很好的普及。这些器件为数字系统的设计带来极大的灵活性。由于这类器件可以通过软件编程而对其硬件的结构和工作方式进行重构，使得硬件的设计可以如同软件设计那样方便快捷。这一切极大地改变了传统的数字系统设计方法、设计过程、乃至设计观念。 电子设计自动化(EDA)是一种实现电子系统或电子产品自动化设计的技术，它与电子技术、微电子技术的发展密切相关，吸收了计算机科学领域的大多数最新研究成果，以高性能的计算机作为工作平台，是20世纪90年代初从CAD(计算机辅助设计)、CAM(计算机辅助制造)、CAT(计算机辅助测试)和CAE(计算机辅助工程)的概念发展而来的。EDA技术就是以计算机为工具，在EDA软件平台上，根据硬件描述语言HDL完成的设计文件，自动地完成逻辑编译、化简、分割、综合及优化、布局线、仿真，直至对于特定目标芯片的适配编译、逻辑映射和编程下载等工作。设计者的工作仅限于利用软件的方式来完成对系统硬件功能的描述，在EDA工具的帮助下和应用相应的FPGA/CPLD器件，就可以得到最后的设计结果。尽管目标系统是硬件，但整个设计和修改过程如同完成软件设计一样方便和高效。当然，这里的所谓EDA主要是指数字系统的自动化设计，因为这一领域的软硬件方面的技术已比较成熟，应用的普及程度也已比较大。而模拟电子系统的EDA正在进入实用，其初期的EDA工具不一定需要硬件描述语言。此外，从应用的广度和深度来说，由于电子信息领域的全面数字化，基于EDA的数字系统的设计技术具有更大的应用市场和更紧迫的需求性。 2.1.2 EDA的发展历史 EDA技术的发展始于70年代，至今经历了三个阶段。电子线路的CAD(计算机辅助设计)是EDA发展的初级阶段，是高级EDA系统的重要组成部分。它利用计算机的图形编辑、分析和存储等能力，协助工程师设计电子系统的电路图、印制电路板和集成电路板图;采用二维图形编辑与分析，主要解决电子线路设计后期的大量重复性工作，可以减少设计人员的繁琐重复劳动，但自动化程度低，需要人工干预整个设计过程。这类专用软件大多以微机为工作平台，易于学用，设计中小规模电子系统可靠有效，现仍有很多这类专用软件被广泛应用于工程设计。80年代初期，EDA技术开始技术设计过程的分析，推出了以仿真(逻辑模拟、定时分析和故障仿真)和自动布局与布线为核心的EDA产品，这一阶段的EDA已把三维图形技术、窗口技术、计算机操作系统、网络数据交换、数据库与进程管理等一系列计算机学科的最新成果引入电子设计，形成了CAE—计算机辅助工程。也就是所谓的EDA技术中级阶段。其主要特征是具备了自动布局布线和电路的计算机仿真、分析和验证功能。其作用已不仅仅是辅助设计，而且可以代替人进行某种思维。CAE这种以原理图为基础的EDA系统，虽然直观，且易于理解，但对复杂的电子设计很难达到要求，也不宜于设计的优化。 所以，90年代出现了以自动综合器和硬件描述语言为基础，全面支持电子设计自动化的ESDA(电子系统设计自动化)，即EDA阶段、也就是目前常说的EDA.过去传统的电子系统电子产品的设计方法是采用自底而上(Bottom_ Up)的程式，设计者先对系统结构分块，直接进行电路级的设计。这种设计方式使设计者不能预测下一阶段的问题，而且每一阶段是否存在问题，往往在系统整机调试时才确定，也很难通过局部电路的调整使整个系统达到既定的功能和指标，不能保证设计一举成功。EDA技术高级阶段采用一种新的设计概念:自顶而下(Top_ Down)的设计程式和并行工程(Concurrent engineering)的设计方法，设计者的精力主要集中在所要电子产品的准确定义上，EDA系统去完成电子产品的系统级至物理级的设计。此阶段EDA技术的主要特征是支持高级语言对系统进行描述，高层次综合(High Level Synthesis)理论得到了巨大的发展，可进行系统级的仿真和综合。图2-1给出了上述三个阶段的示意图。 图2-1 EDA发展阶段示意图 2.1.3 EDA的应用 随着大规模集成电路技术和计算机技术的不断发展，在涉及通信、国防、航天、医学、工业自动化、计算机应用、仪器仪表等领域的电子系统设计工作中，EDA技术的含量正以惊人的速度上升;电子类的高新技术项目的开发也依赖于EDA技术的应用。即使是普通的电子产品的开发，EDA技术常常使一些原来的技术瓶颈得以轻松突破，从而使产品的开发周期大为缩短、性能价格比大幅提高。不言而喻，EDA技术将迅速成为电子设计领域中的极其重要的组成部分。 电子设计专家认为，单片机时代已经结束，未来将是EDA的时代，这是极具深刻洞察力之言。随着微电子技术的飞速进步，电子学进入了一个崭新的时代。其特征是电子技术的应用以空前规模和速度渗透到各行各业。各行业对自己专用集成电路(ASIC)的设计要求日趋迫切，现场可编程器件的广泛应用，为各行业的电子系统设计工程师自行开发本行业专用的ASIC提供了技术和物质条件。与单片机系统开发相比，利用EDA技术对FPGA/CPLD的开发,通常是一种借助于软件方式的纯硬件开发，可以通过这种途径进行专用ASIC开发，而最终的ASIC芯片，可以是FPGA/CPLD，也可以是专制的门阵列掩模芯片，FPGA/ CPLD起到了硬件仿真ASIC芯片的作用。 2.2基于EDA的FPGA/ CPLD开发 我国的电子设计技术发展到今天，将面临一次更大意义的突破，即FPGA/CPLD (Field Programmable Gate Array，现场可编程门阵列/Complex Programmable Logic Device，复杂可编程逻辑器件)在EDA基础上的广泛应用。从某种意义上说，新的电子系统运转的物理机制又将回到原来的纯数字电路结构，但却是一种更高层次的循环，它在更高层次上容纳了过去数字技术的优秀部分，对(Micro Chip Unit) MCU系统是一种扬弃，在电子设计的技术操作和系统构成的整体上发生了质的飞跃。如果说MCU在逻辑的实现上是无限的话，那么FPGA/CPLD不但包括了MCU这一特点，而且可以触及硅片电路的物理极限，并兼有串、并行工作方式，高速、高可靠性以及宽口径适用性等诸多方面的特点。不但如此，随着EDA技术的发展和FPGA/CPLD在深亚微米领域的进军，它们与MCU, MPU, DSP, A/D, D/A, RAM和ROM等独立器件间的物理与功能界限已日趋模糊。特别是软/硬IP芯片(知识产权芯片;intelligence Property Core，一种已注册产权的电路设计)产业的迅猛发展，嵌入式通用及标准FPGA器件的呼之欲出，片上系统(SOC)已经近在咫尺。FPGA/CPLD以其不可替代的地位及伴随而来的极具知识经济特征的IP芯片产业的崛起，正越来越受到业内人士的密切关注。 2.2.1 FPGA/CPLD简介 FPGA和CPLD都是高密度现场可编程逻辑芯片，都能够将大量的逻辑功能集成于一个单片集成电路中，其集成度已发展到现在的几百万门。复杂可编程逻辑器件CPLD是由PAL (Programmable Array Logic，可编程阵列逻辑)或GAL (Generic Array Logic，通用阵列逻辑)发展而来的。它采用全局金属互连导线，因而具有较大的延时可预测性，易于控制时序逻辑;但功耗比较大。现场可编程门阵列(FPGA)是由可编程门阵列(MPGA)和可编程逻辑器件二者演变而来的，并将它们的特性结合在一起，因此FPGA既有门阵列的高逻辑密度和通用性，又有可编程逻辑器件的用户可编程特性。FPGA通常由布线资源分隔的可编程逻辑单元(或宏单元)构成阵列，又由可编程Ir0单元围绕阵列构成整个芯片。其内部资源是分段互联的，因而延时不可预测，只有编程完毕后才能实际测量。 CPLD和FPGA建立内部可编程逻辑连接关系的编程技术有三种:基于反熔丝技术的器件只允许对器件编程一次，编程后不能修改。其优点是集成度、工作频率和可靠性都很高，适用于电磁辐射干扰较强的恶劣环境。基于EEPROM存储器技术的可编程逻辑芯片能够重复编程100次以上，系统掉电后编程信息也不会丢失。编程方法分为在编程器上编程和用下载电缆编程。用下载电缆编程的器件，只要先将器件装焊在印刷电路板上，通过PC, SUN工作站、ATE(自动测试仪)或嵌入式微处理器系统，就能产生编程所用的标准5V, 3.3V或2.5V逻辑电平信号，也称为ISP (In System Programmable)方式编程，其调试和维修也很方便。基于SRAM技术的器件编程数据存储于器件的RAM区中，使之具有用户设计的功能。在系统不加电时，编程数据存储在EPROM、硬盘、或软盘中。系统加电时将这些编程数据即时写入可编程器件，从而实现板级或系统级的动态配置。 2.2.2基于EDA工具的FPGA/CPLD开发流程 FPGA/CPLD的开发流程:设计开始首先利用EDA工具的文本或图形编辑器将设计者的设计意图用文本方式(如VHDL, Verilog-HDL程序)或图形方式(原理图、状态图等)表达出来。完成设计描述后即可通过编译器进行排错编译，变成特定的文本格式，为下一步的综合准备。在此，对于多数EDA软件来说，最初的设计究竟采用哪一种输入形式是可选的，也可混合使用。一般原理图输入方式比较容易掌握，直观方便，所画的电路原理图(请注意，这种原理图与利用PROTEL画的原理图有本质的区别)与传统的器件连接方式完全一样，很容易为人接受，而且编辑器中有许多现成的单元器件可资利用，自己也可以根据需要设计元件(元件的功能可用HDL表达，也可仍用原理图表达)。当然最一般化、最普适性的输入方法是HDL程序的文本方式。这种方式最为通用。如果编译后形成的文件是标准VHDL文件，在综合前即可以对所描述的内容进行仿真，称为行为仿真。即将设计源程序直接送到VHDL仿真器中仿真。因为此时的仿真只是根据VHDL的语义进行的，与具体电路没有关系。在仿真中，可以充分发挥VHDL中的适用于仿真控制的语句，对于大型电路系统的设计，这一仿真过程是十分必要的，但一般情况下，可以略去这一步骤. 图2-2 FPGA / CPLD开发流程 设计的第三步是综合，将软件设计与硬件的可实现性挂钩，这是将软件转化为硬件电路的关键步骤。综合器对源文件的综合是针对某一FPGA/CPLD供应商的产品系列的，因此，综合后的结果具有硬件可实现性。在综合后，HDL综合器一般可生成EDIF, XNF或VHDL等格式的网表文件，从门级来描述了最基本的门电路结构。有的EDA软件，具有为设计者将网表文件画成不同层次的电路图的功能。综合后，可利用产生的网表文件进行功能仿真，以便了解设计描述与设计意图的一致性。功能仿真仅对设计描述的逻辑功能进行测试模拟，以了解其实现的功能是否满足原设计的要求，仿真过程不涉及具体器件的硬件特性，如延迟特性。一般的设计，这一层次的仿真也可略去。综合通过后必须利用FPGA/CPLD布局/布线适配器将综合后的网表式文件针对某一具体的目标器件进行逻辑映射操作，其中包括底层器件配置、逻辑分割、逻辑优化、布局布线。适配完成后，EDA软件将产生针对此项设计的多项结果:1适配报告:内容包括芯片内资源分配与利用、引脚锁定、设计的布尔方程描述情况等;2时序仿真用网表文件;3下载文件，如JED或POF文件;4适配错误报告等。时序仿真是接近真实器件运行的仿真，仿真过程中己将器件硬件特性考虑进去了，因此仿真精度要高得多。时序仿真的网表式文件中包含了较为精确的延迟信息。如果以上的所有过程，包括编译、综合、布线/适配和行为仿真、功能仿真、时序仿真都没有发现问题，即满足原设计的要求，就可以将适配器产生的配置/下载文件通过FPGA/CPLD编程器或下载电缆载入目标芯片FPGA或CPLD中，然后进入如图1-2所示的最后一个步骤:硬件仿真或测试,以便在更真实的环境中检验设计的运行情况。这里所谓的硬件仿真，是针对ASIC设计而言的。在ASIC设计中，比较常用的方法是利用FPGA对系统的设计进行功能检测，通过后再将其VHDL设计以ASIC形式实现;而硬件测试则是针对FPGA或CPLD直接用于电路系统的检测而言的。 2.2.3用FPGA/CPLD进行开发的优缺点 我们认为，基于EDA技术的FPGA/CPLD器件的开发应用可以从根本上解决MCU所遇到的问题。与MCU相比，FPGA/CPLD的优势是多方面的和根本性的: 1.编程方式简便、先进。FPGA/CPLD产品越来越多地采用了先进的IEEE 1149.1边界扫描测试(BST)技术(由联合测试行动小组，JTAG开发)和ISP(在系统配置编程方式)。在+5V工作电平下可随时对正在工作的系统上的FPGA/CPLD进行全部或部分地在系统编程，并可进行所谓菊花链式多芯片串行编程，对于SRAM结构的FPGA，其下载编程次数几乎没有限制(如Altera公司的FLEXI 10K系列)。这种编程方式可轻易地实现红外编程、超声编程或无线编程，或通过电话线远程在线编程。这些功能在工控、智能仪器仪表、通讯和军事上有特殊用途。 2.高速。FPGA/CPLD的时钟延迟可达纳秒级，结合其并行工作方式，在超高速应用领域和实时测控方面有非常广阔的应用前景。 3.高可靠性。在高可靠应用领域，MCU的缺憾为FPGA/CPLD的应用留下了很大的用武之地。除了不存在MCU所特有的复位不可靠与PC可能跑飞等固有缺陷外，FPGA/CPLD的高可靠性还表现在几乎可将整个系统下载于同一芯片中，从而大大缩小了体积，易于管理和屏蔽。 4.开发工具和设计语言标准化，开发周期短。由于FPGA/CPLD的集成规模非常大，集成度可达数百万门。因此，FPGA/ CPLD的设计开发必须利用功能强大的EDA工具，通过符合国际标准的硬件描述语言(如VHDL或Verilog-HDL)来进行电子系统设计和产品开发。由于开发工具的通用性、设计语言的标准化以及设计过程几乎与所用的FPGA/ CPLD器件的硬件结构没有关系. 所以设计成功的各类逻辑功能块软件有很好的兼容性和可移植性，它几乎可用于任何型号的FPGA/ CPLD中，由此还可以知识产权的方式得到确认，并被注册成为所谓的IP芯片，从而使得片上系统的产品设计效率大幅度提高。由于相应的EDA软件功能完善而强大，仿真方式便捷而实时，开发过程形象而直观，兼之硬件因素涉及甚少，因此可以在很短时间内完成十分复杂的系统设计，这正是产品快速进入市场的最宝贵的特征。美国TI公司认为，一个ASIC 80%的功能可用IP芯片等现成逻辑合成。EDA专家预言，未来的大系统的FPGA/CPLD设计仅仅是各类再应用逻辑与IP芯片的拼装，其设计周期最少仅数分钟。 5.功能强大，应用广阔。目前，FPGA/ CPLD可供选择范围很大，可根据不同的应用选用不同容量的芯片。利用它们可实现几乎任何形式的数字电路或数字系统的设计。随着这类器件的广泛应用和成本的大幅度下降，FPGA/CPLD在系统中的直接应用率正直逼ASIC的开发。同时，FPGA/CPLD设计方法也有其局限性。这主要体现在以下几点: (1).FPGA/CPLD设计软件一般需要对电路进行逻辑综合优化((Logic段Synthesis & Optimization)，以得到易于实现的结果，因此，最终设计和原始设计之间在逻辑实现和时延方面具有一定的差异。从而使传统设计方法中经常采用的一些电路形式(特别是一些异步时序电路)在FPGA/CPLD设计方法中并不适用。这就要求设计人员更加了解FPGA/CPLD设计软件的特点，才能得到优化的设计; (2).FPGA一般采用查找表(LUT)结构(Xilinx), AND-OR结构(Altera)或多路选择器结构(Actel)，这些结构的优点是可编程性，缺点是时延过大，造成原始设计中同步信号之间发生时序偏移。同时，如果电路较大，需要经过划分才能实现，由于引出端的延迟时间，更加大了延迟时间和时序偏移。时延问题是ASIC设计当中常见的问题。要精确地控制电路的时延是非常困难的，特别是在像FPGA/CPLD这样的可编程逻辑当中。 (3). FPGA/CPLD的容量和I/O数目都是有限的，因此，一个较大的电路，需经逻辑划分((Logic Partition)才能用多个FPGA/CPLD芯片实现，划分算法的优劣直接影响设计的性能; (4).由于目标系统的PCB板的修改代价很高，用户一般希望能够在固定的引 分配的前提下对电路进行修改。但在芯片利用率提高，或者芯片I/O引出端很多的情况下，微小的修改往往会降低芯片的流通率; (5).早期的FPGA芯片不能实现存储器、模拟电路等一些特殊形式的电路。最新的一些FPGA产品集成了通用的RAM结构。但这种结构要么利用率不高，要么不完全符合设计者的需要。这种矛盾来自于FPGA本身的结构局限性，短期内很难得到很好的解决。 6.尽管FPGA实现了ASIC设计的硬件仿真，但是由于FPGA和门阵列、标准单元等传统ASIC形式的延时特性不尽相同，在将FPGA设计转向其他ASIC设计时，仍然存在由于延时不匹配造成设计失败的可能性。针对这个问题，国际上出现了用FPGA阵列对ASIC进行硬件仿真的系统(如Quicktum公司的硬件仿真系统)。这种专用的硬件仿真系统利用软硬件结合的方法，用FPGA阵列实现了ASIC快速原型，接入系统进行测试。该系统可以接受指定的测试点，在FPGA阵列中可以直接观测(就像软件模拟中一样)，所以大大提高了仿真的准确性和效率。 2.3硬件描述语言(HDL) 硬件描述语言(HDL)是相对于一般的计算机软件语言如C, Pascal而言的。HDL是用于设计硬件电子系统的计算机语言，它描述电子系统的逻辑功能、电路结构和连接方式。设计者可以利用HDL程序来描述所希望的电路系统，规定其结构特征和电路的行为方式;然后利用综合器和适配器将此程序变成能控制FPGA和CPLD内部结构、并实现相应逻辑功能的门级或更底层的结构网表文件和下载文件。硬件描述语言具有以下几个优点:a.设计技术齐全，方法灵活，支持广泛。b.加快了硬件电路的设计周期，降低了硬件电路的设计难度。c.采用系统早期仿真，在系统设计早期就可发现并排除存在的问题。d.语言设计可与工艺技术无关。e.语言标准，规范，易与共享和复用。就FPGA/CPLD开发来说，VHDL语言是最常用和流行的硬件描述语言之一。本次设计选用的就是VHDL语言，下面将主要对VHDL语言进行介绍。 2.3.1 VHDL语言简介 VHDL是超高速集成电路硬件描述语言的英文字头缩写简称，其英文全名 是Very-High -Speed Integrated Circuit Hardware Description Language。它是在70- 80年代中由美国国防部资助的VHSIC(超高速集成电路)项目开发的产品，诞生于1982年。1987年底，VHDL被IEEE(The Institute of Electrical and产Electronics Engineers)确认为标准硬件描述语言。自IEEE公布了VHDL的标准版本((IEEE std 1076-1987标准)之后，各EDA公司相继推出了自己的VHDL设计环境。此后，VHDL在电子设计领域受到了广泛的接受，并逐步取代了原有的非标准HDL。1993年，IEEE对VHDL进行了修订，从更高的抽象层次和系统描述能力上扩展VHDL的内容，公布了新版本的VHDL，即ANSI/IEEE std1076，1993版本。1996年IEEE 1076.3成为VHDL综合标准。 VHDL主要用于描述数字系统的结构、行为、功能和接口，非常适用于可编程逻辑芯片的应用设计。与其它的HDL相比，VHDL具有更强的行为描述能力，从而决定了它成为系统设计领域最佳的硬件描述语言。强大的行为描述能力是避开具体的器件结构，从逻辑行为上描述和设计大规模电子系统的重要保证。就目前流行的EDA工具和VHDL综合器而言，将基于抽象的行为描述风格的VHDL程序综合成为具体的FPGA和CPLD等目标器件的网表文件己不成问题。 VHDL语言在硬件设计领域的作用将与C和C++在软件设计领域的作用一样，在大规模数字系统的设计中，它将逐步取代如逻辑状态表和逻辑电路图等级别较低的繁琐的硬件描述方法，而成为主要的硬件描述工具，它将成为数字系统设计领域中所有技术人员必须掌握的一种语言。VHDL和可编程逻辑器件的结合作为一种强有力的设计方式，将为设计者的产品上市带来创纪录的速度 2.3.2 VHDL语言设计步骤 利用VHDL语言进行设计可分为以下几个步骤: 1.设计要求的定义。在从事设计进行编写VHDL代码之前，必须先对你的设计目的和要求有一个明确的认识。例如，你要设计的功能是什么?对所需的信号建立时间、时钟/输出时间、最大系统工作频率、关键的路径等这些要求，要有一个明确的定义，这将有助于你的设计，然后再选择适当的设计方式和相应的器件结构，进行设计的综合。 2.用VHDL语言进行设计描述。 (1)应决定设计方式，设计方式一般说来有三种:自顶向下设计，自底向上设计，平坦式设计。 前两种方式包括设计阶层的生成，而后一种方式将描述的电路当作单模块电路来进行的。自顶向下的处理方式要求将你的设计划分成不同的功能元件，每个元件具有专门定义的输入和输出，并执行专门的逻辑功能。首先生成一个由各功能元件相互连接形成的顶层模块来做成一个网表，然后再设计其中的各个元件。而自底向上的处理方法正好相反。平坦式设计则是指所有功能元件均在同一层和同一图中详细进行的。 (2)编写设计代码。编写VHDL语言的代码与编写其它计算机程序语言的代码有很大的不同，你必须清醒地认识到你正在设计硬件，编写的VHDL代码必须能够综合到采用可编程逻辑器件来实现的数字逻辑之中。懂得EDA工具中仿真软件和综合软件的大致工作过程，将有助于编写出优秀的代码。 3.用VHDL仿真器对VHDL原代码进行功能仿真。对于大型设计，采用VHDL仿真软件对其进行仿真可以节省时间，可以在设计的早期阶段检测到设计中的错误，从而进行修正，以便尽可能地减少对设计日程计划的影响。因为对于大型设计，其综合优化、配置往往要花费好几个小时，在综合之前对原代码仿真，就可以大大减少设计重复和修正错误的次数和时间。但对于小型设计，则往往不需要先对VHDL原代码进行仿真，即使做了，意义也不大。因为对于小型设计，其综合优化、配置花费的时间不多，而且在综合优化之后，你往往会发现为了实现性能目标，将需要修改你的设计。在这种情况下，用户事先在原代码仿真时所花费的时间是毫无意义的，因为一旦改变设计，还必须重新再做仿真。 4.利用VHDL综合优化软件对VHDL原代码进行综合优化处理。选择目标器件、输入约束条件后，VHDL综合优化软件工具将对VHDL原代码进行处理，产生一个优化了的网络表，并可以进行粗略的时序仿真。综合优化软件工具大致的处理过程如下:首先检测语法和语意错误;然后进行综合处理，对CPLD器件而言，将得到一组工艺专用逻辑方程，对FPGA器件而言，将得到一个工艺专用网表;最后进行优化处理，对CPLD的优化通常包括将逻辑化简为乘积项的最小和式，降低任何给定的表达式所需的逻辑块输入数，这些方程进一步通过器件专用优化来实现资源配置。对FPGA的优化通常也需要用乘积项的和式来表达逻辑，方程系统可基于器件专用资源和驱动优化目标指引来实现因式分解，分解的因子可用来对实现的有效性进行评估，其准则可用来决定是对方程序系统进行不同的因式分解还是保持现有的因子。准则通常是指分享共同因子的能力，即可以被暂存，以便于和任何新生成的因子相比较。 5.配置。将综合优化处理后得到的优化了的网络表，安放到前面选定的CPLD或FPGA目标器件之中，这一过程称为配置。在优化
